防静电产品资讯门户网!

静电,ESD,防静电,静电的危害,如何消除静电,防静电产品资讯网

防静电技术交流群
当前位置: 主页 > ESD培训 > 培训信息 >

芯片的防静电设计

时间:2013-03-21 09:54来源:未知 作者:佚名 点击:
随着芯片速度的提高,为了缩短引脚长度而减少信号串扰,CPU和SoC(SystemonChip)等超大规模IC芯片的封装越来越多地采用倒装芯片(flipchip),倒装芯片通常面积较大,而厚度很薄。由电容

  
  随着芯片速度的提高,为了缩短引脚长度而减少信号串扰,CPU和SoC(SystemonChip)等超大规模IC芯片的封装越来越多地采用倒装芯片(flipchip),倒装芯片通常面积较大,而厚度很薄。由电容计算公式C=εS/d可知,芯片可能携带大量静电电荷Q(=CxV),换句话说,芯片自身成了一个巨大的电容器。


  如果芯片设计者对此问题没有足够认识,未在芯片内设置电流释放通道,使得静电荷不断积聚。如此一来,芯片在接触到工作台或包装盒的瞬间,就会产生强烈的静电释放,以致于芯片损坏在制造过程之中,成品率降低了,生产成本提高了。


  此外,CPU、GPU及北桥芯片上的金属盖以及散热片,也是惹是生非的一个祸根。诺大的金属体无异于一个静电接收天线,极易吸附芯片周围的电场,以及芯片附近导线上的电荷,这个因素也对芯片安全构成威胁。如果芯片设计者和整机设计者没有考虑到这个因素,到了用户手中再发现普遍存在问题而不得不把产品召回时,损失就更大了。


  详细资料请拨打:022-83719898,13602065352    联系QQ:2631978474


  相关文章:静电荷问题处理方案

 

 

 

 

(责任编辑:佚名)
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
内容分类
推荐内容
热点内容
ESD问答中心 ESD问答中心