随着超大规模集成电路工艺的高速发展，特征尺寸已经到深亚微米阶段，大大提高了集成电路的性能及运算速度，但随着器件尺寸的减小，对可靠性的要求也越来越高。

　　高集成度意味着单元线路会越来越窄，耐受静电的能力越来越差，此外大量新发展起来的特种器件所使用的材料也都是静电敏感材料，从而让电子元器件，特别是半导体材料器件对于生产、组装和维修等过程环境的静电控制要求越来越高。而静电放电对器件可靠性的危害变得越来越显著。静电防护经常发生并影响到所有手持设备，必须对IC加以保护，因为其中大多数无法承受高于2kV的静电防护。

　　在目前静电防护保护很受关注的情况下，IC设计对静电防护更加敏感，静电防护自然成为设计面临的挑战。安森美半导体公司亚太区市场营销副总裁麦满权认为，设计人员必须使IC尽可能提供最有效的静电防护保护，而又要为额外的保护元件提供电路板空间。电子电路的输入/输出连接器为静电防护的进入提供了路径。以手机为例，音量键、语音键、智能键、充电器插口、配件连接端口、扬声器、键区、扩音器、SIM卡、电池接头等都可能成为静电防护的进入点，使之轻松到达电路及电压敏感型元件。当进入的静电防护电压足够高时，就会在IC器件的电介质上产生电弧，在门氧化物层烧出显微镜可见的孔洞，造成器件的永久损坏。

　　麦满权表示，人们曾经尝试将静电防护保护与CMOS芯片集成在一起。但是随着半导体工艺向65nm以下转移，原来在1.5μm工艺的芯片面积上只占几十分之一(获得2kV 静电防护保护)的静电防护保护电路已经无法容纳于现在只有几个纳米的芯片之中了。在65nm工艺下，静电防护保护电路的面积甚至超出了整个芯片的面积。相反，工艺越来越精细，对需要静电防护保护的要求就越高。因此，有效的静电防护保护已不能完全集成到CMOS芯片当中了。

　　此外，对电子设备来说，外部保护器件可以更有效地防止静电防护轻松进入电路及电压敏感型元件。强制性静电防护抑制标准IEC61000-4-2要求保护器件应放置在连接器或端口处，以便在静电防护进入电路板之前有效抑制静电防护损害的发生。

　　详细资料请拨打：022-83719898    联系QQ：2631978474

　　相关文章：电子产品的静电损伤及防护