|
实现 ESD 失效最小化的电路设计原则
不要把对 ESD 敏感的器件——例如 CMOS 器件——的引脚直接连接到连接器的引脚上。要在器件与连接器引脚之间使用保护器件。
在设计逻辑电路时，要避免使用边沿触发的器件。如果 ESD 瞬变脉冲进入电路，这样的输入端很可能会造成系统失常。最好将电平检测逻辑与验证选通信号一起使用，以提高电路抗 ESD 的能力。
要选择有所需 ESD 能力的元器件来实现所需功能。例如，ESD 是在 RS-232 应用中常常造成器件失效的一个原因。有内置 ESD 保护网络和瞬变抑制器的器件更能经受得住 ESD。要确保器件符合有关应用系统的 ESD 标准。
如果电路中的某个敏感器件没有内置 ESD 保护电路，则要提供外部保护电路。你一般可将关键的输入端和输出端的瞬变抑制二极管连接至地，在输入端用串联电阻器限制浪涌电流，并在电源引脚上连接去耦电容器。
如果设计采用的是屏蔽电缆，则要确保电缆与屏蔽层 360° 接触，以避免出现天线效应（辐射场）。要遵守降低 EMI 的预防措施，以减少对外界电磁场的影响，防止影响邻近设备的有害辐射。
你只要使用合适的材料来封装对 ESD 敏感的电子元器件，就能在很大程度上控制ESD。制造商一般使用防静电的管、盒、袋以及类似材料来储存元件与电路板。
相关文章：静电保护手机器件pcb设计
|
