电路板布局会影响ESD和防静电中和法的原理由专业生产屏蔽袋、铝箔袋、真空吸笔、湿度卡、镊子、真空吸盘、无尘布、不锈钢镊子、吸笔头、可换头镊子、真空泵、防静电屏蔽袋、防静电铝箔袋、防静电手套、无尘手套、湿度指示卡的www.sh-aijia.com上海艾佳电子科技有限公司整理发布。

 

 

　　要在电路板设计中采用低阻抗地线，以便任何 ESD 电流都能很容易地流入地，而不是经过电子器件的其他低阻通路流入地。一个接地区域，最好是一个接地层，均可降低 ESD 的影响，因此，你应将电路板上未用区域都变成接地层。使信号线靠近地线也可减小环路面积，并可将大环路引起的 ESD 问题减至最少。具有独立接地层的多层电路板则更为可取。

 

 

　　在电路板布局时，敏感电子元件要远离潜在的 ESD 源，如变压器、线圈和连接器。这些潜在的ESD源会积累电荷或产生杂散的电磁场，从而导致元件损坏。对线圈、变压器和类似元件进行屏蔽，以抑制这些元件辐射的电磁场，这是明智之举。要在很长的信号线之间布放一根地线，以减小环路面积。你把敏感电子元器件放在远离电路板边缘的地方，就可避免 ESD 偶然损坏这些元器件；因为这样做可避免人体接触和可能由ESD引起的损坏。尽可能使用多层PCB：相对于双面PCB而言，地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，使之达到双面PCB的1/10～1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。大多数的信号线以及电源和地平面都在内层上，因而类似于具备屏蔽功能的法拉第盒。通过PCB印刷电路板的分层设计、恰当的布局布线可以实现PCB的抗ESD设计。要达到期望的抗ESD能力，通常要通过测试、解决问题、重新测试这样的周期，每一个周期都可能至少影响到一块PCB的设计。在PCB设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。调整PCB布局布线，使之具有最强的ESD范围性能。

 

 

　　中和法中和法是消除静电危害的重要措施。静电中和法是在静电电荷密集的地方设法产生带电离子，将该处静电电荷中和掉。静电中和法可用来消除绝缘体上的静电。可运用感应中和器、高压中和器、放射线中和器等装置消除静电危害。

 

 

　　相关文章：离子风机静电消除器的工作原理