国外实例

　　a.Motorola公司生产的MOS大规模集成电路─微处理器（CPU），在进行老练试验的11个星期中仔细进行了观察和记录。发现在试验开始阶段因为没有采用导电盒放置样品，拒收数与被试验元件总数相对比例约为40×10-n（n值为保密数字）。但从第四个星期开始，样品采用镀镍盒放置后，则降低15×10-n。此试验相继跟踪了7个多星期，平均的拒收比例为18×10-n。说明MOS大规模电路在使用过程中必须采取严格的防ESD措施。

　　b.某公司共进行了18700只MOS电路的老练，发现失效率很高，经分析和研究认为大部分失效是由ESD引起。于是该公司为此问题专门写了一份有改正措施的报告，并对全体有关人员进行了防静电放电损伤的技术培训，器件采用防ESD包装，加强了各项防ESD损伤的措施，后来又老练了18400只同种器件，拒收率降低到原来的1/3.

　　c.某一批“64位随机存贮器”，从封装到成品测试，其成品损失率为2％，该存贮器为肖特基-双极型大规模电路，经调查，操作过程中曾使用过塑料盒传递器件，由于静电放电损伤了输入端的肖特基二极管，使二极管反向特性变软或短路。

　　d.一批“双极模拟开关”集成电路，在装上印制电路板，经保形涂覆后，少数样品出现输入特性恶化。解剖分析后，发现输入端（基极）的铝金属化跨过n+保护环扩散层处发生短路或漏电，去除铝后，可发现n+环上的氧化层有很小的击穿孔。由于n+扩区上的氧化层较薄，并且光刻腐蚀的速度较快，因而容易发生ESD击穿，版图设计时，如果必须采用n+扩散层作埋层穿接线，其位置应慎重选择，避免输入端铝金属化跨过n+扩区，对于输入端铝条跨过n+扩区的双极电路，使用时应采取必要的防静电措施。

　　e.测试和传递中出现肖特基TTL电路（54S181、54S420）电性能异常，输入漏电增大。经解剖分析，在金相显微镜下观察芯片表面未发现任何电损伤痕迹，但在去除铝和SiO2后，在输入端的发射极接触孔内却发现了较轻的小坑，再用CP4溶液进行腐蚀后小坑变得更加明显。用“静电模拟器”进行模拟试验，出现的失效现象与它十分类似。可见这种失效是由ESD损伤引起，也可能是其它的轻度电损伤引起。

　　f.某仪表系统输入端使用的2N5179超高频晶体管多次发生失效，失效模式为放大系数降低，特别是在小电流下（例如Ic＝100μA）的放大系数下降到大约为1左右，同时eb结出现较大反向漏电。解剖后，在金相显微镜下观察芯片表面，在eb极之间的铝条上有一个很小的变色区，它是由瞬间的电过应力（电浪涌）引起的过合金区，这种失效一般由静电放电引起，对于输入端为超高频小功率管基极的电子系统，输入端应设计输入保护网络，如果系统特性不允许增加保护网络，则必须采取防静电放电操作措施。

　　g.带有MOS电容器作为内补偿的运算放大器，在使用中常有失效，失效现象是输出电压在稍低于正电源电压下发生闭锁。经解剖分析证实，失效由MOS电容器出现大漏电引起，漏电电阻约为400Ω。因为作补偿的MOS电容器的一端直接与电路的外引线相连（V+端）。利用扫描电镜（SEM）观察，发现MOS电容边缘明显有很小的击穿点，此特征表明失效由ESD损伤引起。

　　h.在一次系统装配完毕后的检查中，发现6只101A型双极运算放大器失效，失效模式是输入失调电压增大到40mV。用特性曲线图示仪测试管脚-管脚间特性，出现输入端特性异常。解剖后，利用金相显微镜观察芯片上的输入端，发现有飞弧状的电损伤痕迹，它是电瞬变引起的电过应力损伤，这种电瞬变可能是由ESD引起。经调查，在印制板的电装工艺线上，用静电电压表检测印制板上的静电电压，在开路区域上电压达800V以上，特别是在空气干燥的冬季或进行高温烘烤时，印制板上的静电电压更高。

相关文章扩展：信息工程中生产环境防静电设计方案